



Nhóm 10

Thiết kế, tối ưu và đánh giá cổng MUX 4-1 (2bit)

GVHD: Ths. Ngô Hiếu Trường

- Tên Sinh viên: Nguyễn Đình Huy MSSV: 23520624
- Tên Sinh viên: Nguyễn Gia Huy MSSV: 23520629

Đồ án 1



Nội dung báo cáo

1 Tổng quan

2 Cơ sở lý thuyết

3 Kiến trúc & mô phỏng

4 So sánh & Đánh giá

5 Kết luận



1. Tổng quan

- **Khái niệm:** Mạch chọn dữ liệu (Multiplexer - MUX) là một loại mạch tổ hợp cho phép chọn một trong nhiều đường tín hiệu ngõ vào để truyền đến một ngõ ra duy nhất dựa vào các tín hiệu điều khiển (Select lines).
- **Vai trò trong hệ thống số:** MUX là khối chức năng cốt lõi được ứng dụng rộng rãi trong các hệ thống xử lý số như bộ định tuyến dữ liệu (Data routing), mạch chọn toán hạng trong khối ALU của vi xử lý, và các bộ chuyển đổi song song sang nối tiếp.
- **Bộ MUX 4:1:** Sử dụng 2 đường điều khiển (S_1 , S_0) để lựa chọn 1 trong 4 ngõ vào (I_0 , I_1 , I_2 , I_3) đưa ra ngõ ra Y .



1. Tổng quan

❑ Yêu cầu thiết kế mạch MUX 4:1 2-bit

Đặc tả chức năng: Thiết kế mạch MUX 4:1 xử lý bus dữ liệu **2-bit**. Hệ thống bao gồm:

- 4 ngõ vào dữ liệu 2-bit: A[1:0], B[1:0], C[1:0], D[1:0].
- 2 ngõ vào điều khiển 1-bit: S1, S0.
- 1 ngõ ra dữ liệu 2-bit: Y[1:0].

Đặc tả kỹ thuật (Constraints): Mạch phải được tối ưu hóa đồng thời theo bộ ba tiêu chí **PPA (Power - Performance - Area)**: tối thiểu hóa diện tích chip, giảm thiểu độ trễ lan truyền và tối ưu công suất tiêu thụ (công suất tĩnh và công suất động).



2. Cơ sở lý thuyết

- ❑ Mạch logic CMOS tĩnh tiêu chuẩn được cấu thành từ hai mạng cấu trúc Transistor bổ túc cho nhau:

- Mạng kéo lên (Pull-Up Network - PUN)
- Mạng kéo xuống (Pull-Down Network - PDN)

- ❑ Cấu trúc cổng logic dùng trong phương án NAND-NAND

Trong công nghệ sản xuất vi mạch CMOS, các cổng logic đảo như NAND và NOR luôn được ưu tiên thiết kế hơn các cổng không đảo (AND, OR) vì chúng tốn ít Transistor hơn và có tốc độ đáp ứng nhanh hơn.

- ❑ Nguyên lý mạch truyền dẫn (Transmission Gate - TG)


- Mạch truyền dẫn (Transmission Gate - TG) là một công tắc điện tử song hướng được cấu tạo bằng cách mắc song song một NMOS và một PMOS, được điều khiển bởi hai tín hiệu bổ sung nhau C và $\overline{C}$.

Việc ứng dụng cấu trúc TG vào thiết kế bộ chọn kênh MUX giúp giảm đáng kể số lượng transistor so với phương pháp mạch logic CMOS tĩnh, từ đó tối ưu diện tích bề mặt silicon.



2. Cơ sở lý thuyết


- ❑ **Công nghệ CMOS:** Được lựa chọn nhờ những ưu điểm vượt trội như dải điện áp mở rộng, độ ồn nhiều cao, diện tích tích hợp nhỏ và đặc biệt là công suất tiêu thụ tĩnh gần như bằng không.
- ❑ Quy trình thực hiện đồ án (Flowchart):






3. Kiến trúc & mô phỏng

Phương án 1 (Hierarchical):



MUX 2-1




MUX 4-1 2bit



3. Kiến trúc & mô phỏng

Phương án 1 (Hierarchical):




Layout MUX 4-1 2bit



3. Kiến trúc & mô phỏng

Phương án 1 (Hierarchical):




Kết quả mô phỏng MUX 4-1 2bit




3. Kiến trúc & mô phỏng

Phương án 2: (NAND)



MUX 4-1 1 bit




MUX 4-1 2 bit



3. Kiến trúc & mô phỏng

Phương án 2: (NAND)




Layout MUX 4-1 2 bit



3. Kiến trúc & mô phỏng

Phương án 2: (NAND)




Layout MUX 4-1 2 bit




3. Kiến trúc & mô phỏng

Phương án 3: (Transmission Gate)



MUX 4-1 1bit dùng TG




MUX 4-1 2bit dùng TG




3. Kiến trúc & mô phỏng

Phương án 3: (Transmission Gate)



Layout MUX 4-1 1bit




Layout MUX 4-1 2bit



3. Kiến trúc & mô phỏng

Phương án 3: (Transmission Gate)



Kết quả mô phỏng MUX 4-1 2bit



4. So sánh & Đánh giá

Tiêu chí đánh giá (PPA)	Đơn vị	Phương án 1: Cấu trúc phân cấp MUX 2:1 (NAND-NOT)	Phương án 2: Cổng logic NAND-NAND	Phương án 3: Transmission Gate
Số lượng Transistor	Con	72	76	28
Diện tích Layout	nm ²	273	109,12	54,2
Độ trễ lan truyền (tpd) tpLH/tpHL (schematic)	ps	305/226	187/200	58.5/105
Độ trễ lan truyền (tpd) tpLH/tpHL (extracted)	ps	305/201	209/237	97.7/60.1
Công suất tiêu thụ (Pavg)	uW	232.8	274.8	224,4
Tần số tối đa (f_max)	GHz	2	2.24	6,337

Table 7: Bảng so sánh các phương án



4. So sánh & Đánh giá

1. Về Diện tích (Area):

- **TG (Tốt nhất):** Tối ưu nhất do dùng ít Transistor, không tốn không gian đi dây.
- **Hierarchical (Lớn nhất):** Diện tích lớn để tăng khoảng cách cách ly, chống nhiễu Crosstalk.

2. Về Tốc độ (Performance):

- **NAND (Nhanh nhất):** Cấu trúc cổng logic tối ưu cho tốc độ cao.
- **Hierarchical (Ổn định):** Cân bằng giữa tốc độ và độ tin cậy tín hiệu.

3. Về Năng lượng (Power):

- Các phương án đều đạt mức **công suất thấp (uW)**, phù hợp cho thiết kế SoC tiết kiệm điện.



4. So sánh & Đánh giá

- **Hierarchical:** Phù hợp cho các thiết kế yêu cầu độ tin cậy cao, dễ dàng kiểm soát nhiễu và dễ dàng mở rộng quy mô bus dữ liệu.
- **NAND-NAND:** Phù hợp với các yêu cầu tốc độ cao và cấu trúc cell chuẩn (standard cell) phổ thông trong thư viện thiết kế.
- **Transmission Gate:** Lựa chọn tối ưu cho các thiết kế yêu cầu mật độ tích hợp cao và tiết kiệm điện năng tối đa.



5. Kết luận

Kết quả đạt được:

- Hoàn thành thiết kế mạch MUX 4:1 2-bit trên 3 kiến trúc.
- Đảm bảo tính toàn vẹn tín hiệu (Signal Integrity) và không vi phạm luật thiết kế (DRC/LVS).
- Phân tích rõ sự đánh đổi PPA (Power-Performance-Area) giữa các phương án.

Hạn chế: Các thông số độ trễ và công suất chưa được khảo sát ở các điều kiện nhiệt độ (Temperature corners) và điện áp (Voltage corners) khác nhau.

Hướng phát triển:

- Khảo sát mạch ở các điều kiện Corner (Nhiệt độ/Điện áp) khác nhau.
- Mở rộng quy mô bus dữ liệu (8-bit/16-bit).
- Áp dụng kỹ thuật Low-power nâng cao (MTCMOS).



Thank you for listening!!
Q&A